Статья

Название статьи РАЗРАБОТКА ВЫСОКОСКОРОСТНЫХ СУММАТОРОВ ПО МОДУЛЮ НА БАЗЕ КОМБИНАЦИОННЫХ СУММАТОРОВ С ПАРАЛЛЕЛЬНЫМ ПЕРЕНОСОМ
Автор Е.С. Балака, Д.А. Городецкий, В.С. Рухлов, А.Н. Щелоков
Рубрика РАЗДЕЛ IV. ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКАИ ЭЛЕКТРОНИКА
Месяц, год 06, 2016
Индекс УДК 004.272.2
DOI
Аннотация Рост сложности вычислительных систем, обработка данных большой размерности ставят задачу поиска решений по усовершенствованию структуры вычислителей как на алгоритмическом, так и на аппаратном уровнях. Для обработки многоразрядных данных используются комбинационные параллельные сумматоры с регулярной структурой, обладающие высоким быстродействием. При этом, с увеличением разрядности входных данных, соответственно, увеличивается и длина цепи переносов. Вычисления в модулярной системе ведутся параллельно и независимо по модульным вычислительным каналам, разрядность которых меньше, чем разрядность исходных операндов, что дает возможность сократить число логических уровней цепи переноса относительно позиционной реализации. Рассматривается задача построения параллельного модульного сумматора на базе архитектур комбинационных сумматоров с параллельным переносом (Parallel Prefix Adder) в рамках задач проектирования высокоскоростных модулярных устройств. Архитектуры модульных сумматоров рассматриваются с позиций выбора оптимальных оснований модулярной арифметики. Применение специальных оснований вида (2n±1), которые максимально приближены к степени двойки, позволяют использовать самые передовые архитектуры PPA с минимальным внесением избыточности. Для исследования были выбраны следующие модифицированные архитектуры деревьев формирования переноса PPA: Kogge-Stone, Knowles, Ladner-Fischer. Результаты моделирования построенных схем модульных сумматоров показали, что на малых разрядностях (до 64 бит) для сумматоров по модулю (2n-1) оптимальной является архитектура на базе модифицированного дерева переносов Kogge-Stone PPA, свыше 64 бит – архитектура на базе модифицированного дерева переносов Knowles PPA; для сумматоров по модулю (2n+1) оптимальной является архитектура на базе модифицированного дерева переносов Knowles PPA, свыше 32 бит – Ladner-Fischer PPA. Для обоих типов сумматоров с точки зрения аппаратных затрат наиболее эффективна реализация на базе Ladner-Fischer PPA.

Скачать в PDF

Ключевые слова Модулярная арифметика; сумматоры по модулю с параллельным переносом; параллельные сумматоры с групповой организацией переносов; Kogge-Stone Adder; Knowles Adder; Ladner-Fischer Adder
Библиографический список 1. «50 лет модулярной арифметике». Юбилейная Международная научно-техническая конференция (В рамках V Международной научно-технической конференции «Электроника и информатика – 2005»): Сборник научных трудов. – М.: ОАО «Ангстрем», МИЭТ, 2006. – 775 с.
2. Shalini R.V., Sampath, P. Designing of Area and Power Efficient Modulo 2N Multiplier // Eco-friendly Computing and Communication Systems (ICECCS), 2014. – 3rd International Conference on,On page(s). – P. 246-249.
3. Azadeh Alsadat Emrani Zarandi, Amir Sabbagh Molahosseini, Mehdi Hosseinzadeh, Saeid Sorouri, Samuel Antão, and Leonel Sousa. Reverse Converter Design via Parallel-Prefix Adders: Novel Components, Methodology, and Implementations‖ // in IEEE Trans. on VLSI SYSTEMS., January 16, 2014.
4. Chen J. and Hu J. Energy-efficient digital signal processing via voltageover scaling-based residue number system // IEEE Trans. Very Large Scale Integr. (VLSI) Syst. – Jul. 2013. – Vol. 21, No. 7. – P. 1322-1332.
5. Кравченко В., Радченко Д. Современные технологии RTL-синтеза в продуктах компании Synopsys // Электроника: наука, технология, бизнес. – 2005. – № 2. – С. 66-69.
6. Sudheer Kumar Yezerla, B RajendraNaik. Design and Estimation of delay, power and area for Parallel prefix adders // Recent Advances in Engineering and Computational Sciences. – 2014. – Vol. 2. – P. 1-6.
7. Sunitha P. A Novel Approach For Designing A Low Power Parallel Prefix Adders. – October 2012. –Vol. 1, Issue 8.
8. Padmajarani S.V., and Muralidhar M. A New Approach to implement Parallel Prefix Adders in an FPGA. A Novel Approach For Designing A Low Power Parallel Prefix Adders. – 2012. – P. 1524-1528.
9. Naganathan Vignesh. A Comparative Analysis of Parallel Prefix Adders in 32 nm and 45 nm static CMOS Technology. Dissertations. The University of Texas at Austin, 2015.
10. Kogge P. and Stone H. A parallel algorithm for the efficient solution of a general class of recurrence relations // IEEE Transactions on Computers. – 1973. – Vol. C-22. – P. 786-793.
11. Knowles S. A family of adders // Proceedings of the 15th IEEE Symposium on Computer Arithmetic. – June 2001. – P. 277-281.
12. Ladner R. and Fischer M. Parallel prefix Computation // Journal of the ACM. – 1980. – Vol. 27. – P. 831-838.
13. CH. Pavan Kumar and K. Sivani. Implementation of Efficient Parallel Prefix Adders for Residue Number System // Int. J. Com. Dig. Sys. 4, o.4 (Oct-2015). – P. 295-300.
14. Brent R.P. and Kung H.T. A regular layout for parallel adders // IEEE Transactions on Computers. – 1982. – Vol. C-31. – P. 260-264.
15. Sklansky J. Conditional-sum addition logic // IRE Transactions on Electronic Computers. – 1960. – Vol. EC-9. – P. 226-231.
16. Omondi Amos, Premkumar Benjamin, Eds., Residue Number Systems: Theory and Implementation (Advances in Computer Science and Engineering Texts) London, UK: Imperial College Press, September 10, 2007).
17. Jaberipur and S. Nejati. Balanced minimal latency RNS addition for moduli set {2n-1,2n,2n+1} // in Proc. 18th Int. Conf. Systems, Signals and Image Processing (IWSSIP). – 2011. – P. 1-7.
18. Jaberipur G. and Parhami B. &ldquo,Unified Approach to the Design of Modulo-( 2n+1 ) Adders Based on Signed-LSB Representation of Residues,&rdquo // Proc. 19th IEEE Symp. Computer Arithmetic. – 2009. – P. 57-64.
19. NanGate 45nm Open Cell Library. – Режим доступа: http://www.nangate.com/ (дата обращения: 28.04.2016).
20. Балака Е.С. Тельпухов Д.В., Осинин И.П., Городецкий Д.А. Сравнительное исследование и анализ методов аппаратной реализации сумматоров по модулю // Universum: Технические науки: электрон. научн. журн. – 2016. – № 1 (23). – URL: http://7universum.com/ru/ tech/archive/item/2887 (дата обращения: 28.04.2016).

Comments are closed.