Название статьи | ГИБРИДНЫЕ СУПЕРКОМПЬЮТЕРНЫЕ СИСТЕМЫ НА ОСНОВЕ ПРОГРАММНОЙ ПЛАТФОРМЫ OPENCL |
Автор | А. П. Антонов, В. С. Заборовский, И. О. Киселев, К. А. Антонов |
Рубрика | РАЗДЕЛ I. ПРИНЦИПЫ ПОСТРОЕНИЯ ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ |
Месяц, год | 08, 2018 |
Индекс УДК | 004.382.2 |
DOI | 10.23683/2311-3103-2018-8-6-18 |
Аннотация | В последние годы рост производительности компьютерных систем перестаёт отвечать росту требований, которые общество к ним предъявляет. Это связано с приближением степени интеграции СБИС к своему физическому пределу, а так же с использованием архитектур общего назначения для выполнения узкоспециализированных задач. Решение первой проблемы не представляется возможным в краткосрочной перспективе, так как предполагает изменение фундаметальных принципов построения вычислительных систем. Примером может служить разработка массовых квантовых либо оптических вычислителей. Вторая же задача может быть решена уже сейчас. В мире высокопроизводительных вычислений прослеживается переход от построения кластеров на базе процессоров общего назначения к использованию гетерогенных вычислительных структур, в которых используются в том числе графические ускорители(GPU) и специализированные микросхемы(ASIC). Самым перспективным вариантом, с точки зрения аппаратного повышения эффективности вычислений, являются реконфигурируемые вычислители на базе FPGA. Они обладают как всеми достоинствами ASIC – низким энергопотребленеием и максимальной производительностью для отдельно взятой задачи, так и универсальностью GPU, так как конфигурацию можно изменять программно. Использование FPGA в гетерогенных кластерах стало возможным с появлением методов высокоуровневого синтеза, позволяющих проектировать конфигурацию FPGA на языках высокого уровня абстракции, таких как С/С++. В представленной статье описывается преимущества использования реконфигурируемых вычислителей над традиционными решениями, а так же рассматривается архитектура вычислителя собственной разработки, построенного на базе массива из 4 FPGA фирмы Xilinx. Для данного вычислителя был создан пакет поддержки платформы, позволяющий создавать конфигурацию при помощи языка OpenCL, который является кроссплатформенным стандартом в сфере высокопроизводительных вычислений. Также предлагается идея реализации суперкомпьютерного комплекса на базе кластера аппаратно-реконфигурируемых вычислителей и создания интеллектуальной системы, которая будет способна определить какой из типов гетерогенных вычислителей наиболее подходит для решения отдельно взятой задачи. |
Ключевые слова | Гетерогенные суперкомпьютерные системы; стандарт OpenCL; реконфигурируемые вычислители; архитектуры суперкомпьютерных систем; FPGA; эволюционные алгоритмы. |
Библиографический список | 1. Top 500 list. – Режим доступа: https://www.top500.org, свободный (дата обращения: 01.05.2018).
2. Антонов А.П., Заборовский В.С., Киселев И.О. Специализированные реконфигурируемые вычислители в сетецентрических суперкомпьютерных системах // Системы высокой доступности. – 2018. – Т. 14, № 3. – С. 57-62. 3. Awad M. FPGA supercomputing platforms: A survey // IEEE Conference Paper: 19th International Conference on Field Programmable Logic and Applications. – 2009. – P. 564-568. 4. Antonov A.P., Mamutova O.V., Filippov A.S. Next Generation FPGA-based Platform for Network Security // 18th Conference of Open Innovations Association (FRUCT), Information Security and Protection of Information Technologies Session, St. Petersburg, IEEE, 2016. – P. 116-121. 5. Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И. Развитие отечественных многокристальных реконфигурируемых вычислительных систем: от воздушного к жидкостному охлаждению // Труды СПИИРАН. – 2017. – № 1. – С. 27-39. 6. OpenCL specification 1.2 // Khronos Group. – 2012. – 380 p. 7. Kobayashi R., Oobata, Y., Fujita, N., Yamaguchi, Y., Boku, T. OpenCL-ready High Speed FPGA Network for Reconfigurable High Performance Computing // HPC Asia 2018 Proceedings of the International Conference on High Performance Computing in Asia-Pacific Region. – 2018. – P. 192-201. 8. Zwagerman M. High Level Synthesis, a Use Case Comparison with Hardware Description Language // Grand Valley State University Masters Theses. – 2015. – 36 p. 9. Intel FPGA Devices. – URL: https://www.intel.com/content/www/us/en/fpga/devices.html (дата обращения 04.11.2018). 10. Xilinx Inc. – URL: https://www.xilinx.com/ (дата обращения 04.11.2018). 11. Pelcat M., Cédric Bourrasset, Luca Maggiani, François Berry. Design Productivity of a High Level Synthesis Compiler versus HDL // Proceedings of the 2016 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation. – 2016. – P. 140-147. 12. Shuhao Z., Bingsheng H., Wei Z. Melia a MapReduce framework on OpenCL based FPGA // IEEE Transactions on Parallel and Distributed Systems. – 2015. – P. 27-39. 13. Румянцев Ю.А., Захаров П.Н., Абрашитова Н.А., Шматок А.В., Рыжих В.О., Гудимчук Н.Б., Атауллаханов Ф.И. Применение ПЛИС для расчета деполимеризации микротрубочки методом броуновской динамики // Труды Института системного программирования РАН. – 2016. – Т. 28. – Вып. 3. – С. 241-266. 14. Meeus, W., Van Beeck, K., Goedemé, T., Meel, J., & Stroobandt, D. An overview of today’s high-level synthesis tools // Design Automation for Embedded Systems. – 2012. – Vol. 16 (3). – P. 31-51. 15. Gao S.,Chirtz J. Characterization of OpenCL on a scalable FPGA architecture // 2014 International Conference on ReConFigurable Computing and FPGAs, 8.12.2014. – 8 p. 16. Hill K., Craciun S., George A., & Lam H. Comparative analysis of OpenCL vs. HDL with image-processing kernels on Stratix-V FPGA // 2015 IEEE 26th International Conference on Application-Specific Systems, Architectures and Processors (ASAP). – P. 189-193. 17. Дордопуло А.И., Левин И.И., Каляев И.А., Гудков В.А., Гуленок А.А. Программирование вычислительных систем гибридного типа на основе метода редукции производительности // Параллельные вычислительные технологии: Труды Международной научной конференции. – 2016. – C. 131-140. 18. Quentin Gautier, Alric Althoff, Pingfan Meng, Ryan Kastner Spector. An OpenCL FPGA benchmark suite // International Conference on Field-Programmable Technology (FPT), Xi'an, China, 2016. – P. 123-134. 19. Chang D.W., Jenkins C.D., Garcia P.C. et al. ERCBench: An open-source benchmark suite for embedded and reconfigurable computing // Proceedings – 2010 International Conference on Field Programmable Logic and Applications FPL. – 2010. – P. 408-413. 20. Murray K.E., Whitty S., Liu S. et al. Titan: Enabling large and complex benchmarks in academic cad // 2013 23rd International Conference on Field programmable Logic and Applications. – Sept 2013. – P. 1-8. 21. Feng W.-c., Lin H., Scogland T. et al. Opencl and the 13 dwarfs: A work in progress // Proceedings of the 3rd ACM/SPEC International Conference on Performance Engineering ser. ICPE '12. – 2012. – P. 291-294. 22. Xilinx sdaccel. – URL: http://www.xilinx.com/products/design-tools/software-zone/sdaccel.html (дата обращения 04.11.2018). 23. Научно-технологическая инфраструктура Российской Федерации. – Режим доступа свободный: http://ckp-rf.ru/ (дата обращения: 01.11.2018). |