Статья

Название статьи IP-ЯДРО ДЛЯ ФУНКЦИОНАЛЬНО-ОРИЕНТИРОВАННОГО ПРОЦЕССОРА С АРХИТЕКТУРОЙ VLIW-RISC
Автор Н. А. Лукин
Рубрика РАЗДЕЛ I. ПРИНЦИПЫ ПОСТРОЕНИЯ ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
Месяц, год 08, 2018
Индекс УДК 004.2, 004.31
DOI 10.23683/2311-3103-2018-8-48-58
Аннотация Анализ алгоритмов систем управления реального времени показывает, что для обеспечения требуемой производительности встроенных вычислительных средств необходимо обеспечивать минимальное время реализации заранее выбранных базовых алгоритмических процедур. СБИС-реализация специализированных архитектур встроенных процессоров позволяет за счет аппаратной реализации таких процедур существенно минимизировать время их выполнения. Главными целями синтеза IP-ядра функционально-ориентированного процессора в этом случае являются максимально-возможное быстродействие при реализации базовой процедуры и минимум накладных затрат на организацию работы программ. Архитектура IP-ядра, основанная на комбинации RISC с командами класса VLIW, позволяет достичь указанных целей при реализации скалярного произведения векторов, принятого в качестве базовой процедуры. Разработано высокопроизводительное 64-разрядное процессорное ядро, которое выполняет любую операцию системы команд не более чем за один такт, обеспечивая минимальное время вычисления скалярного произведения. Это обуславливает максимально быструю реализацию алгоритмов навигации для систем управления ракетно-космической техникой и летательными аппаратами. В статье рассматриваются результаты разработки технологическое программное обеспечение, предназначенное для разработки и отработки штатных программ функционально-ориентированного процессора. В состав этого программного обеспечения входят специализированный язык ассемблера DAPLANG, созданный на базе макрогенератора ML-1, а также специальная библиотека взаимодействия ФОП с программной средой скриптового языка Lua. Приводятся результаты экспериментальных исследований ФОП с целью верификации архитектуры и системы команд.

Скачать в PDF

Ключевые слова Функционально-ориентированные процессоры; IP-ядро; системы реального времени.
Библиографический список 1. Vuduc R., Czechowski K. Toward a Theory of Algorithm-Architecture Co-design // High Performance Computing for Computational Science - VECPAR 2012. VECPAR 2012. Lecture Notes in Computer Science. Vol 7851. – Springer, Berlin, Heidelberg, 2012. – P. 4-8.
2. Czechowski K., & Vuduc R. A Theoretical Framework for Algorithm-Architecture Co-design // IEEE 27th International Symposium on Parallel and Distributed Processing. – 2013. – P. 791-802.
3. Zhu Y., Samajdar A., Mattina M., & Whatmough P. Euphrates: Algorithm-SoC Co-Design for Low-Power Mobile Continuous Vision // ACM/IEEE 45th Annual International Symposium on. Computer Architecture (ISCA). – 2018. – P. 547-560.
4. Лукин Н.А. Системное проектирование функционально-ориентированных процессоров для бортовых корреляционно-экстремальных навигационных систем // Вестник Самарского государственного аэрокосмического университета им. академика С.П. Королёва.
– 2009. – № 4 (20). – С. 218-236.
5. Edwards M.D. A generic hardware architecture to support the system level synthesis of digital systems // Microprocessing and Microprogramming. – 1994. – No. 40 (4). – P. 225-240.
6. Henessy J.L. VLSI Processor Architecture // IEEE Transactions on Computers. – December 1984. – Vol. c-33, No. 12. – P. 1221-1246.
7. Скиена С. Алгоритмы. Руководство по разработке. – 2-е изд.: пер. с англ. – СПб.: БХВ-Петербург. 2011. – 720 с.
8. Kolar D., Cerny S. Evolution of software for embedded systems in processor expert // Proceedings. 11th IEEE International Conference and Workshop on the Engineering of Computer-Based Systems. – 2004. – P. 419-422.
9. Лукин Н.А. Функционально-ориентированные процессоры для реализации алгоритмов БИНС // Гироскопия и навигация. – 2001. – № 2. – С. 40-56.
10. Lovelly T.M., Bryan D., Cheng K., Kreynin R., George A., Gordon-Ross A., Mounce G.
A framework to analyze processor architectures for next-generation on-board space computing // Proceedings of 2014 IEEE Aerospace Conference, 1-8 March 2014. – P. 1-8.
11. Кузнецов О.П. Дискретная математика для инженера. – 3-е изд. – СПб.: Изд-во "Лань", 2004. – 400 с.
12. Lin T.J., Chao C.M., Liu C.H., Hsiao P.C., Chen S.K., Lin L.C., Liu C.W., Jen C.W. A unified processor architecture for RISC & VLIW DSP // Proceedings of the 15th ACM Great Lakes Symposium on VLSI 2005, Chicago, Illinois, USA, April 17-19, 2005. – P. 50-55.
13. Лукин Н.А., Водичева Л.В., Пономарев И.Г. Принципы оптимального проектирования БИНС: функционально-стоимостной анализ реализации алгоритмов // Гироскопия и навигация. – 2005. – № 4 (51). – С. 14-22.
14. Lookin N.A., Vodicheva L.V., Ponomarev I.G. A Miniature Precise SINS for High Maneuvering Moving Vehicles: Cost-Efficiency Analysis of Algorithm Realization // 11thSaint-Petersburg International Conference on Integrated Nav-igation Systems, St.-Petersburg, May 23-25, 2005. – P. 243-245.
15. https://www.intel.com/content/www/us/en/programmable/solutions/partners/partner-profile/terasic-inc-/board/altera-de2-115-development-and-education-board.html.
16. https://docs.microsoft.com/en-us/windows/desktop/dlls/dynamic-link-libraries.
17. Tanenbaum A.S. A General-Purpose Macro Processor as a Poor Man's Compiler-Compiler // IEEE Transactions on Software Engineering. SE-2 (2). – 1976. –– P. 121-125.
18. Лукин Н.А. Эволюция специализированного параллелизма и систолические вычисления в системах реального времени // Известия ВУЗов. Физика. – 2016. – № 8/2. – P. 65-67.
19. Ierusalimschy R. Programming in Lua. Lua.Org (August 1, 2016).
20. https://wiki.eclipse.org/LDT/User_Area/User_Guides/User_Guide_1.3.
21. Бельский Л.Н., Дерюгин С.Ф., Смирнов В.П., Трапезников М.Б., Шалимов Л.Н. Разработка бортовых цифровых вычислительных средств ФГУП «НПО автоматики им. академика Н.А. Семихатова» // История отечественной электронной вычислительной техники.
– М.: ООО Изд. дом "Столичная энциклопедия", 2017. – С. 375-385.

Comments are closed.