

Выводы

1. Разработан и исследован макетный образец быстродействующего оптического измерителя концентрации метана. Установлено: чувствительность по выходному напряжению составляет порядка 0,51 В/°%, абсолютная аддитивная погрешность измерения концентрации метана $\pm 0,02^{\circ\%}$, что на порядок меньше, чем абсолютная погрешность измерения концентрации метана (не более $\pm 0,2^{\circ\%}$) в диапазоне от 0 до 4,0 °%.

2. Разработан и реализован способ компенсации температурного дрейфа измерителя концентрации газа, который в качестве термочувствительного элемента использует светодиод. Аппаратная реализация разработанного способа позволила оценить его эффективность: величина дополнительной погрешности измерения концентрации метана обусловленной изменением температуры составила не более $\pm 0,1^{\circ\%}$, что в 4 раза меньше требуемой.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. *Вовна А., Зори А., Хламов М.* Методы и средства измерения концентрации газовых компонент. – Saarbrücken, Germany: LAP LAMBERT Academic Publishing GmbH & Co. KG, 2012. – 244 с. – Режим доступа: <https://www.lap-publishing.com/catalog/>. – ISBN-13: 978-3-8484-2767-3; ISBN-10: 3848427672; EAN: 9783848427673.
2. Приборы шахтные газоаналитические. Общие требования, методы испытания: ДСТУ ГОСТ 24032:2009. – [Действующий от 2009-02-01]. – Киев: Держспоживстандарт, 2009. – 24 с.
3. Ioffe Physico-Technical Institute [Электронный ресурс] / Mid-IR Diode Optopair Group (MIRDOG). – Электронные данные. – Режим доступа: <http://mirdog.spb.ru>. – Дата доступа: январь 2013. – Загл. с экрана.

Статью рекомендовал к опубликованию д.т.н., профессор А.Е. Панич.

Вовна Александр Владимирович – Государственное высшее учебное заведение «Донецкий национальный технический университет»; e-mail: Vovna_Alex@ukr.net; 83001, г. Донецк, ул. Артема, 58, Украина; тел.: +380623045571; +380623010918; кафедра электронной техники; к.т.н.; доцент.

Зори Анатолий Анатолиевич – кафедра электронной техники; зав. кафедрой; д.т.н.; профессор.

Vovna Aleksander Vladimirovich – State Higher Education Establishment “Donetsk National Technical University”; e-mail: Vovna_Alex@ukr.net; 58, Artyom street, Donetsk, 83001, Ukraine; phone: +380623045571; +380623010918; the department of electronic technics; cand. of eng. sc.; associate professor.

Zori Anatolii Anatolievich – the department of electronic technics; the head of department; dr. of eng. sc; professor.

УДК 621.396

С.В. Шапка

ПОВЫШЕНИЕ ЭФФЕКТИВНОСТИ РЕАЛИЗАЦИИ КОРРЕЛЯЦИОННЫХ АЛГОРИТМОВ НА БАЗЕ ПЛИС ДЛЯ СИСТЕМ РЕАЛЬНОГО МАСШТАБА ВРЕМЕНИ

Рассмотрены методы повышения эффективности аппаратной реализации корреляционно-экстремальных алгоритмов цифровой обработки изображений на базе микросхем с программируемой логической структурой (ПЛИС). Сформулированы основные критерии оценки эффективности аппаратной реализации алгоритмов с точки зрения их использования в современных оптико-электронных системах. Показаны критические для разработки

быстродействующих систем элементы ПЛИС, оказывающие основное влияние на время формирования результатов вычислений, потребляемую мощность и конечную стоимость. Указаны основные факторы, влияющие на деградацию характеристик реализуемых на базе ПЛИС-алгоритмов. Приведен пример оптимизации одного из алгоритмов. Показано, что использование данного подхода позволяет существенно поднять характеристики систем, функционирующих в ПЛИС с использованием основных корреляционных алгоритмов видеообработки.

Распределенные вычисления; автоматическое сопровождение целей; конвейерная обработка; обработка в реальном времени; ПЛИС.

S.V. Shapka

IMPROVING EFFICIENCY OF CORRELATOR-BASED IMAGE-PROCESSING SYSTEMS IN FPGA REAL-TIME SYSTEMS

The paper deals with efficiency improving of correlation-based image processing systems for field programmable gate arrays. Outlined basic efficiency criteria for such systems. Shows the critical for the development of high-speed systems FPGA elements, which have the main impact on a calculation speed, power consumption and final cost. Identifies the main factors, affecting the degradation of the FPGA-based algorithms performance. Provided an example of effective image processing architecture in comparison with other approaches. Showed that the effectively optimized architectures improves overall system performance of image processing systems.

Distributed computing; auto target tracking; pipeline computing; real-time computing; FPGA.

Корреляционный метод оценки параметров смещения наблюдаемого изображения является одним из наиболее часто применяемых при решении различных задач цифровой обработки изображений в реальном масштабе времени. К ним можно отнести задачи автоматического сопровождения целей, электронной стабилизации изображений [1], анализа и компенсации движения в системах компрессии последовательности изображений, получения трехмерной информации о местности по результатам стереосъемки, совмещения изображений в мультиспектральных системах наблюдения и пр.

Классический корреляционный алгоритм описывается следующим образом:

$$F(x, y) = \sum_{(i,j) \in H} h(i, j) l(i + x, j + y), \quad (x, y) \in L, \quad (1)$$

где $F(x, y)$ – взаимная корреляционная функция, H – эталон, L – наблюдаемое изображение. Значения (x', y') , при которых достигается значение максимума выражения (1), принимаются за смещение эталонов в текущем изображении. Для устранения зависимости значения функции от средней яркости фона используются различного рода нормирующие функции, однако объем вычислений в этом случае становится слишком велик, поскольку в этих алгоритмах присутствуют такие аппаратно-емкие операции, как умножение и извлечение корня. На практике чаще всего используются разностные алгоритмы, работающие по упрощенной формуле:

$$F(x, y) = \sum_{(i,j) \in H} |l(i + x, j + y) - h(i, j)|. \quad (2)$$

Точностные характеристики разностного коррелятора несколько ниже, чем у классического с нормированием. Однако при снижении отношения сигнал/шум результаты работы разностного и классического корреляторов становятся достаточно близки друг к другу, поэтому чаще всего в системах реального времени используется формула (2), как наиболее легко аппаратно-реализуемая. Особенностью использования корреляторов в системах реального масштаба времени является то, что они находятся в цепи обратной связи различного рода следящих систем [2]. Данная особенность обуславливает наличие требования минимизации времени вычислений

для уменьшения ошибок в контуре автосопровождения. На настоящий момент наибольшее распространение имеют системы с кадровой частотой 50/60 Гц и разрешением до 1024x768, однако для отдельных систем применяется повышенная кадровая частота (до 300 Гц) и разрешение до 2048x2048. Угловые размеры полей зрения и типовых объектов наблюдений задают размеры эталона от 16x16 до 64x64 элементов разложения. Типичной зоной поиска является прямоугольник, размерами в два раза большими, чем размеры эталона. То есть для эталона, размером 64x64, зона поиска будет иметь размеры 128x128. Типичная разрядность принимаемых видеоданных – 8 или 10 бит. Таким образом, функциональные требования к корреляционной системе можно сформулировать следующим образом:

- 1) частота (периодичность) вычислений – 300 Гц, не менее;
- 2) время вычисления – $< 1/300$ Гц = 3,33 мс, не более;
- 3) размер эталона – до 64x64 э.р., включительно.

Для подвижных (мобильных) наземных систем и летательных аппаратов дополнительно возникает требование по минимизации габаритов, энергопотреблению, тепловыделению и возможности функционирования аппаратуры при повышенной температуре. Аппаратура для реализации алгоритма должна иметь минимальную стоимость для возможности применения в массово производимых изделиях.

Функционирование коррелятора происходит следующим образом. Входные видеоданные перед очередным циклом вычислений поступают на вход узла вычисления суммы модулей разности. По мере получения сумм модулей разностей, определяется точка минимума таких сумм. Минимальное значение критериальной функции вместе с координатами, по которым она обнаружена, передается для дальнейшей обработки: принятия решения об успешности поиска, формирования координат смещения для передачи в формирователь управления контуром, принятия решения о необходимости обновления эталона по полученным координатам и др. При размерах эталона более 16x16 наиболее ресурсоемкой частью является именно вычисление сумм модулей разности. Количество операций типа $|x-y|$ с последующим накоплением суммы для эталона размером $W_{эт} \times H_{эт}$ по зоне поиска $W_{зп} \times H_{зп}$ вычисляется, как $W_{эт} \times H_{эт} \times (W_{зп} - W_{эт} + 1) \times (H_{зп} - H_{эт} + 1)$. Для максимального случая это $64 \times 64 \times (128 - 64 + 1) \times (128 - 64 + 1) \times 300 \text{ Гц} = 5,1 \times 10^9$ операций в секунду. Сокращение количества действий при заданных условиях возможно только за счет сокращения зоны поиска с использованием какой либо дополнительной информации о вероятности нахождения цели в текущем кадре (например, используя прогнозирование траектории движения цели для определения точки начального поиска [3]). В реальных оптико-электронных системах такого рода прогноз не всегда возможен и ошибка определения точки для начального поиска оказывается слишком велика. Данная задача хорошо поддается распараллеливанию и конвейеризации. Максимальная тактовая частота ПЛИС при выполнении действий суммирования-вычитания в зависимости от разрядности, вида ПЛИС, и находится в пределах от 150 МГц – для кристаллов с малой стоимостью – до 200...250 МГц – в кристаллах высокой производительности. Таким образом, чтобы обеспечить требуемые характеристики коррелятора, необходимо $5,1 \times 10^9 / 200 \times 10^6 = 25$, либо $5,1 \times 10^9 / 150 \times 10^6 = 33$ операционных узла. Если преобразовать формулу (2) в программный код, то мы получим 4 вложенных цикла – два внешних по позициям сравнения эталона, и два внутренних – накапливающих разностную функцию. Условный алгоритм на языке Pascal и реализующая его аппаратура представлена на рис. 1.

Коррелятор на рис. 1 формирует результат 1 раз в 64×64 такта. Для соблюдения указанных выше требований этого слишком мало, поэтому необходимо распараллелить операцию суммирования разностей. Это можно сделать, увеличивая число параллельных выходов из памяти точек изображения и памяти точек эталона, например, как на рис. 2.




Рис. 1. Алгоритм структура аппаратуры коррелятора




Рис. 2. Алгоритм и структура коррелятора с распараллеливанием входных аргументов

Внутренний цикл в алгоритме на рис. 2, по переменной px условно означает параллельные операции. Такая реализация в 4 раза быстрее первой, но, к сожалению, данный подход имеет аппаратные ограничения, что связано с тем, что количество физических линий, связывающих памяти изображения и эталона, ограничено. При 8-битной шине данных и 64-х параллельных операциях в кристалле будут сформированы $8 \cdot 64 \cdot 2 = 1024$ параллельных линий, каждая из которых будет работать на операционной (максимальной) частоте и при этом большинство из них будет разведено по достаточно длинным путям трассировки из-за разнесенности памяти и узлов, выполняющих арифметические действия. Второе ограничение связано с конечным числом входов адреса на встроенной памяти. Если в памяти эталона возможно «смежное» хранение точек по 8, 16 и т.д. по одному адресу (для последующей параллельной выдачи), то ввиду особенностей порядка выборки данных $L(y+ly, x+lx+px \cdot 4)$, для каждого выхода данных необходим отдельный вход адреса. В ПЛИС число таких входов ограничено двумя и наращивание возможно только путем дублирования хранимых данных в разных элементах памяти. Третьим ограничением становится рост разрядности результата, что приводит на последних этапах к 20-разрядным сумматорам, быстродействие которых в ПЛИС в среднем на 30-40 % ниже, чем у 8-битных. Иными словами, по мере добавления параллельных каналов вычислений, объем занимаемых ресурсов будет расти лавинообразно с одновременным снижением тактовой частоты. Данная деградация характеристик связана с тем, что для быстродействия современных ПЛИС большое значение имеет «расстояние» передачи данных – задержки напрямую связаны с длиной линий. Для того чтобы увеличить количество входных линий на операционную часть, можно воспользоваться конвейерной схемой формирования подачи входного видео – воспользовавшись двумя группами линий задержки: вертикальной и горизонтальной. В этом случае нет необходимости в многократной выборке одних и тех же исходных данных из видеопамати. Структурная схема для такой организации вычислений показана на рис. 3.




Рис. 3. Схема оптимизированного вычисления сумм разностей

За каждый такт такая схема выдает и суммирует $16 \cdot 16 = 256$ разностей, что охватывает только $1/16$ площади эталона. Чтобы не повторять выборку изображения для всех 16-ти частей эталона, достаточно изменить порядок формирования разностной функции. Модифицированный программный цикл показан на рис. 4.




Рис. 4. Модифицированный цикл формирования разностной функции

Данный подход по сравнению с подходом, приведенным на рис. 2, позволяет увеличить быстродействие разностного коррелятора в среднем на 30–40 %. Результат тестовых трассировок на базе ПЛИС фирмы Xilinx приведен в табл. 1. Стоимость кристаллов приведена с сайта официального поставщика www.avnet.com по состоянию на 25.02.2013 г. Показатели энергопотребления сформированы при помощи программы XPowerCAPIR ISEDesignSuite 14.4 и представляют пиковое потребление (в момент вычислений). С учетом межкадровых пауз среднее потребление будет на 20–30 % меньше пикового, что может быть важным для малогабаритных систем с аккумуляторной системой электропитания.

Таблица 1

Микросхема	Такт. частота, МГц	Время вычислений, мс	Макс. кадр. частота, Гц	Пиковая потребляемая мощность, Вт	Стоимость, евро
xc3sd1800a	142,8	1,84	543	1,100	32
xc5vlx30	200,0	1,31	763	1,563	257
xc6slx45	166,7	1,56	641	1,107	42
xc7k70t	285,7	0,92	1087	0,679	142

Согласно данным табл. 1, данный алгоритм способен функционировать в малогабаритных, малопотребляющих устройствах с высоким быстродействием. Таким образом, предложенный подход к оптимизации аппаратуры ПЛИС позволяет существенно снизить энергопотребление, позволит функционировать устройствам в более жестких условиях без принудительного охлаждения, обеспечивая тем самым функционирование разностного корреляционного алгоритма без каких-либо сокращений или деградации характеристик.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Алтаов Б.А., Стротов В.В. Алгоритм электронной стабилизации фона по опорным участкам в последовательности видеоизображений // Проблемы передачи и обработки информации в сетях и системах телекоммуникаций. Тез. докл. 12-й Междунар. науч.-техн. конференции. – Рязань, 2004. – С. 64-65.
2. Балашов О.Е., Степашкин А.И. Управление приводами видеокомпьютерной системы сопровождения объектов // Проблемы передачи и обработки информации в сетях и системах телекоммуникаций. Тез. докл. 12-й Междунар. науч.-техн. конференции. – Рязань, 2004. – С. 66-67.
3. Алтаов Б.А., Хлудов С.Ю. Алгоритм последовательных испытаний в задаче совмещения двумерных изображений // Изв. вузов. Сер. Электромеханика. – 1988. – № 7. – С. 87-91.

Статью рекомендовал к опубликованию д.т.н., профессор Л.П. Фельдман.

Шапка Сергей Владимирович – Федеральное государственное образовательное учреждение высшего профессионального образования «Рязанский государственный радиотехнический университет»; e-mail: pshapka@yandex.ru; 390005, г. Рязань, ул. Гагарина, 59/1, тел.: 84912460350; кафедра ЭВМ; аспирант.

Shapka Sergey Vladimirovich – Ryazan State Radio Engineering University; e-mail: pshapka@yandex.ru; 59/1, Gagarina, Ryazan, 390005, Russia; phone: +74912460350; the department of computer science; postgraduate student.

УДК 519.876.5

Е.Н. Бородулина, В.В. Корохов, И.С. Шабаршина

СМЕШАННЫЙ АЛГОРИТМ СЕЛЕКТИВНОЙ СБОРКИ ХИМИЧЕСКИХ ИСТОЧНИКОВ ТОКА

Рассмотрено решение актуальной задачи снижения себестоимости продукции и повышения качества химических батарей путем совершенствования процесса сборки, обеспечивающего формирование максимального количества блоков батарей с учетом ограничений и особенностей производства химических источников тока. Предложен смешанный алгоритм оптимальной комплектации на основе метода селективной сборки с использованием генетического и эволюционного подходов, позволяющий решать два вида практических задач и учитывающий ограничения на массу элементов, батареи и геометрические размеры блоков элементов. Использование данного алгоритма при комплектовании химических источников тока обеспечивает снижение затрат и повышение качества изделий за счет обеспечения однородности физико-химических характеристик элементов, включаемых в один блок.

Генетический алгоритм; эволюционный подход; химические источники тока; селективная сборка.