Статья

Название статьи ИССЛЕДОВАНИЕ ЭФФЕКТИВНОСТИ МОДУЛЯРНЫХ ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУР ПРИ ПРОЕКТИРОВАНИИ АППАРАТНЫХ ОДНОТАКТНЫХ УМНОЖИТЕЛЕЙ
Автор В.М. Амербаев, Р.А. Соловьев, Д.В. Тельпухов, А.Н. Щелоков
Рубрика РАЗДЕЛ VI. ВЫЧИСЛИТЕЛЬНЫЕ КОМПЛЕКСЫ НОВОГО ПОКОЛЕНИЯ И НЕЙРОКОМПЬЮТЕРЫ
Месяц, год 07, 2014
Индекс УДК 004.272.2
DOI
Аннотация Были рассмотрены методы построения модулярных вычислительных структур на базе специальных систем оснований. Сравнение эффективности рассматриваемых подходов производилось при проектировании многоразрядного однотактного умножителя, как типичной задачи для области цифровой обработки сигналов, которая является приоритетной областью приложения модулярных вычислительных структур. Были рассмотрены особенности построения модульных и немодульных узлов, а также принципов обнаружения ошибок для модулярных вычислительных структур. Базисом для рассматриваемых модулярных систем служат специальные наборы оснований на базе традиционного трехмодульного набора {2n-1, 2n, 2n+1}, а также перспективного четырехмодульного набора оснований {2k-1, 2k+1, 2k+1-1, 2k+1+1}. Был разработан IP генератор функциональных Verilog описаний умножителей для рассматриваемых подходов, включая традиционную двоичную реализацию. С помощью современного САПР Synopsys Design Compiler в базисе библиотеки стандартных ячеек 45нм. были получены оценки аппаратных и временных затрат в диапазоне разрядностей входных данных от 3 до 64 бит.

Скачать в PDF

Ключевые слова Модулярные вычислительные структуры; модулярные умножители; специальные системы оснований; модульные операции; немодульные операции; система остаточных классов.
Библиографический список 1. Soderstrand M.A. et al. Residue Number System Arithmetic: Modern Applications in Digital Signal Processing // IEEE Press. – 1986.
2. Тельпухов Д.В. Построение обратных преобразователей модулярной логарифметики для устройств цифровой обработки сигналов // Информационные технологии. – 2011. – № 4. – C. 60-64.
3. Амербаев В.М. Тельпухов Д.В. Обратный преобразователь модулярной арифметики с использованием неточного ранга для задач ЦОС // Известия высших учебных заведений. Электроника. – 2013. – № 1. – С. 41-46.
4. Sousa L. Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli // Computer Arithmetic, 2007. ARITH '07. 18th IEEE Symposium. – P. 240-250.
5. Omondi A., Premkumar A.B. Residue Number Systems: Theory and Impemetation. – London. Imperial College Press, 2007. – 310 p.
6. Yuke Wang. Residue-to-Binary Converters Based On New Chinese Remainder Theorems // IEEE Transactions on Circuits and Systems – II: Analog and Digital Signal Processing. – March 2000. – Vol. 47, No. 3. – P. 197-205.
7. Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для многобитных умножителей на базе модулярной арифметики [Электронный ресурс]: vscripts. 2013. URL: http://vscripts.ru/2013/high-bit-int-multiplication.php.
8. Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для многобитных умножителей на базе модулярной арифметики [Электронный ресурс]: vscripts. 2013. URL: Генератор Verilog для бинарных умножителей на базе модулярного базиса 2n-1, 2n+1, 2n+1-1, 2n+1+1.
9. Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для бинарных умножителей на базе иерархического метода [Электронный ресурс]: vscripts. 2013. URL: http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php.

Comments are closed.